讯号

说明

类型

基本信号组

AD15~AD0

资料/地址总线

双向

CLK

系统时脉

输入

VCC/Gnd

电源/接地

输入

RESET

系统重置

输入

NMI(non-maskable interrupt)

(高电位激活)为一个不可抑制式中断要求输入线

输入

INTR(interrupt)

(高电位激活) 为一个可抑制式中断要求输入线

输入

#BHE(Bus high Enable)

(低电位激活)用来存取高序字节的数据总线

输出

#RD(Read)

(低电位激活) 激活时表示CPU欲自数据总线中读取资料

输出

READY

WAIT状态要求

输入

#TEST(coprocessor test)

(低电位激活)

输入

最大模式系统信号组

#S2,#S1,#S0

总线周期状态

Out

#RQ/#GT1,#RQ/#GT0

(request/grant)

(低电位激活)为两个总线优先权的双向控制信号.

双向

QS1,QS0

指令队列状态

输出

#LOCK

(低电位激活)指示其它系统总线控制者于目前总线周期结束之后,依然不能取得系统总线控制权

输出

最小模式系统信号组

M/#IO(Memory or Input/Output)

指示CPU地址总线上的资料为记忆器地址或是I/O地址

输出

#WR(Write)

(低电位激活)激活时表示CPU正在将资料写入数据总线.当#WR为低电位时,CPU的数据总线中含有正确的资料.

输出

ALE(Address Latch Enable)

指示CPU的地址/数据总线上的资料为成立的地址资料.必须使用一个控制信号告知外界电路,这些接脚目前是当作数据信号线或是地址信号线使用.

输出

DT/#R(DataTransmit/Receive)

指示CPU的数据总线的动作方向,DT/#R=1为输出资料,DT/#R=0为接收资料.此信号通常用来控制外部的双向资料缓冲器的资料流向.

输出

#DEN(Date Bus Enable)

(低电位激活)用来玫能外部的双向资料缓冲器的动作.

输出

#INTA

中断要求认知

输出

HOLD

(高电位激活)当外部DAM控制器需要使用系统总线时,即激活此信号

轮入

HLDA(hold acknowledge)

(高电位激活)告知外部DMA控制器,CPU已将所有三态信号线设定成高阻抗(即浮接)状态.

输出